blog Hakkında Imx6 İşlemciler Tek Kanallı LVDS Sınırlarının Ötesinde Yüksek Çözünürlüklü Görüntülere Olanak Sağlıyor

Gömülü sistem tasarımında, yüksek çözünürlüklü, yüksek tazeleme hızı LVDS ekranlarını sürmek giderek daha yaygın ancak zorlu bir görev haline geldi.Özellikle yalnızca 1920x1080@60Hz çözünürlüğü olan tek kanallı LVDS arayüzünü destekleyen bir ekrana odaklandığında, 148.5 MHz'lik gerekli piksel saati (Dotclock), arayüz denetleyici verinin iletim hızına önemli talepler getirir.Bu makale, bu tür arayüz uyarlamalarında karşılaşılan temel teknik engelleri derinlemesine inceliyor ve.MX6 serisi işlemciler, mühendislere net bir rehberlik ve pratik teknik anlayış sağlamayı amaçlamaktadır.

Teknik engelleme: Tek kanallı LVDS'nin hız sınırlamaları

1920x1080@60Hz çözünürlüğü olan bir ekran için piksel saati (Dotclock) 148.5 MHz'dir.Elektromanyetik müdahaleyi azaltmak ve iletim hızlarını artırmak için LVDS (Alçak Voltajlı Diferansiyel Sinyalleri) arayüzleri, diferansiyel sinyaller yoluyla veri aktarırTek kanallı LVDS yapılandırmasında, her çift diferansiyel hat tipik olarak bir veri bitini iletiyor. Gerekli serileştirme saatini hesaplamak için,verinin bit sayısını göz önünde bulundurmak gerekir.. Ortak bir LVDS veri iletim modeli, 8 bitlik piksel verilerini (RGB kanalları) veri hatlarına haritalandırır. Bununla birlikte, gerçek LVDS iletim hızı piksel saatinin basit bir katı değildir;Veri kodlaması ve saat çarpımı gibi faktörleri içerir..

"148.5 MHz Dotclock * 7 Databit = 1039.5 MHz Serializer Clock"un hesaplanması standart uygulamalardan farklılık gösterebilir veya belirli bir kodlama şemasına dayanabilir. A more conventional understanding is that the serializer clock for single-channel LVDS transmission of a 1920x1080@60Hz video signal is typically a multiple of the pixel clock to cover all pixel data and synchronization signalsÖrneğin, 8 bitlik piksel veri iletimi kullanılırsa, serileştiricinin saatinin teorik olarak piksel saatinin 8 katı olması gerekir.Gerçek LVDS arayüz tasarımları ve veri haritalama yöntemleri değişebilir.Temel sorun, tek kanallı bir LVDS arayüzünün maksimum serializer saat frekansının sınırlı olmasıdır (örneğin, belirtildiği gibi 595 MHz),Yüksek çözünürlüklü sinyaller için tek kanallı iletimi doğrudan kullanmak, kapasitesini aştı..

Sonuç:Önerilen "1039.5 MHz Serializer Saati" büyük olasılıkla birçok tek kanallı LVDS arayüzünün (örneğin, 595 MHz) donanım sınırlamalarını aşmaktadır.Tek kanallı LVDS arayüzü ile 1920x1080@60Hz ekranı doğrudan çalıştırmayı imkansız kılan.

Çözüm: i.MX6 İşlemcilerinde Çift Kanallı LVDS Modu

Tek kanallı LVDS'nin hız sınırlamalarını gidermek için ortak bir çözüm, i.MX6 serisi gibi işlemcilerin çift kanallı LVDS çıkış kapasitesini kullanmaktır.Çift kanallı LVDS modu veri akışını iki bağımsız LVDS kanalına ayırır, etkili bir şekilde toplam veri hızını yarı yarıya düşürerek ve her kanal için serileştirme saati gereksinimini azaltarak.

Bu modda, veriler iki LVDS kanalı üzerinden iletilmiş tuhaf (ODD) ve çift (EVEN) bölümlere ayrılır.Çift kanallı mod yaklaşık 519'a düşürüyor.Kanal başına 0,75 MHz, tipik olarak i.MX6 işlemcisinin LVDS arayüzü yetenekleri (örneğin 595 MHz sınırının altında) içine girer.

Sonuç:i.MX6'nın çift kanallı LVDS modunu (SPLIT modu) kullanmak, serileştirme saat gereksinimlerini azaltmak için etkili bir çözümdür. Bununla birlikte, bu, ekranın kendisinin çift kanallı LVDS girişini desteklemesini gerektirir.Yani her iki kanaldan veri akışlarını doğru birleştirmeli..

Temel Bilgi: ODD/EVEN Veri Kanallarının Belirlenmesi

Çift kanallı LVDS modunu kullanırken, hangi LVDS kanalının (tipik olarak PHY'deki fiziksel bir arayüz) ODD verilerini ve hangisinin EVEN verilerini iletdiğini belirlemek kritik bir sorudur.Bu doğrudan ekran sürücüsü yapılandırmasını ve fiziksel sinyal bağlantılarını etkiler.

ODD/EVEN veri kanalı tahsisine ilişkin bilgiler genellikle aşağıdaki kaynaklardan bulunabilir:

1. i.MX6 Teknik Referans El Kitabı (TRM):En güvenilir kaynak, LVDS denetleyicisinin işleyişini, kayıt konfigürasyonunu ve kanal haritasını ayrıntılı olarak belirtir. TRM genellikle hangi fiziksel çıkış portlarını (örneğin, LVDS0_TXP/N,LVDS1_TXP/N) tuhaf veya çift veri akışlarına karşılık gelir..
2. i.MX6 Elektriksel özellikler veya veri sayfası:Bu belgeler, kanal tahsisini dolaylı olarak gösterebilecek pin tanımları ve işlevsel açıklamalar sağlar.
3. Resmi EVK Gelişim Kurulu Şeması:Bir i.MX6 geliştirme kartı kullanılırsa, şemaları LVDS arayüz bağlantılarını ve işlemcinin LVDS çıkış pinlerinin alıcılara veya ekran arayüzlerine nasıl bağlandığını açıkça gösterir.
4. Veri sayfasını veya kullanıcı kılavuzunu göster:Birincil bilgi işlemci tarafında iken, ekranın belgelerinde LVDS arayüzünün pin tanımları sağlanabilir.İki kanallı modun ve beklenen veri kanalı sırasının desteği dahil olmak üzere.
5. LVDS Sürücü/PHY Çip Veri Sayfası:Bağımsız bir LVDS sürücüsü veya PHY çipi (örneğin, TI'nin SN65LVDS serisi) kullanılırsa, veri sayfası kanal konfigürasyonu ve sinyal tahsisatı hakkında kritik bilgileri içerecektir.

Not:Her zaman belirli i.MX6 modeli için en son teknik belgelere başvurun (örneğin, i.MX6Solo, i.MX6Dual, i.MX6Quad) arabirim yapılandırmaları değişebilir.LVDS arayüzü gereksinimleri için ekran üreticileriyle iletişim de başarılı bir uyum için çok önemlidir..

Özet

Tek kanallı bir LVDS ekranını 1920x1080@60Hz çözünürlüğü ile uyarlamak, veri hızı kısıtlamaları nedeniyle donanım kısıtlamalarıyla karşı karşıya kalır.MX6 serisi işlemciler, çift kanallı LVDS çıkışı yoluyla uygulanabilir bir çözüm sunarODD/EVEN veri kanalı tahsis için en güvenilir kaynak i.MX6 Teknik Referans El Kitabıdır (TRM),veri sayfaları ile tamamlanmıştırBu malzemelerin dikkatli bir şekilde incelenmesi ve uygun yazılım yapılandırması yüksek çözünürlüklü LVDS ekran işlevselliğini elde etmenin anahtarıdır.